臺灣半導體制造公司(TSMC)在2nm半導體制造節點(diǎn)的研發(fā)方面取得了重要突破。這一突破性的報告已經(jīng)浮出水面臺灣媒體，并已拿起由東方媒體。負責為全球各種大小公司提供處理器和其他芯片的臺積電也有望在2023年中期進(jìn)入該工藝的試生產(chǎn)階段，并于一年后開(kāi)始批量生產(chǎn)。

臺積電的2nm節點(diǎn)將標志著(zhù)當前芯片制造技術(shù)的重大跨越

目前，臺積電的最新制造節點(diǎn)是其第一代5納米工藝，該工藝將用于為2020年蘋(píng)果旗艦智能手機構建處理器。通俗地講，“節點(diǎn)”指的是晶體管“鰭”的尺寸測量。當今的處理器由數十億個(gè)這樣的鰭組成，這些鰭使計算能夠達到無(wú)與倫比的復雜性，降低成本和性能。

與“ FinFET”(鰭式場(chǎng)效應晶體管)相反，該術(shù)語(yǔ)用來(lái)描述由臺積電和韓國Chaebol三星電子的三星代工部門(mén)制造的產(chǎn)品上的晶體管設計，而臺積電的2nm工藝將采用差分晶體管設計。該設計被稱(chēng)為多橋溝道場(chǎng)效應(MBCFET)晶體管，它是對先前FinFET設計的補充。

FinFET設計涉及三個(gè)基本要素。它們是源極，柵極和漏極，電子從源極流向晶粒，而柵極則調節著(zhù)這種流動(dòng)。FinFET之前的設計涉及僅在水平軸上制造源極和漏極，即它們與所討論的芯片一起平放。

FinFET的創(chuàng )新方法將源極和漏極都提高了三維尺寸(即垂直)，因此，它允許更多的電子通過(guò)柵極，從而減少了泄漏并降低了工作電壓。

臺積電決定將MBCFET設計用于其晶體管并不是晶圓代工廠(chǎng)第一次作出這一決定。三星于去年4月宣布了其3nm制造工藝的設計，該公司的MBCFET設計是對2017年與IBM共同開(kāi)發(fā)和推出的GAAFET晶體管的改進(jìn)。三星的MBCFET與GAAFET相比，使用了納米片源極和漏極(通道)，前者使用納米線(xiàn)。這增加了可用于傳導的表面積，更重要的是，它允許設計人員在不增加橫向表面積的情況下向晶體管添加更多的柵極。

媒體上還散布著(zhù)無(wú)來(lái)源的聲明，這也暗示著(zhù)臺積電預計其20納米工藝節點(diǎn)的良率在2023年將達到驚人的90%。如果發(fā)生這種情況，那么該晶圓廠(chǎng)將很好地完善其制造工藝，并輕松地轉向到2024年將實(shí)現量產(chǎn)和批量生產(chǎn)。三星在發(fā)布MBCFET時(shí)表示，預計3nm晶體管的功耗將分別比7nm設計降低30%和45%，并將性能提高30%。

臺積電的2nm工藝是否也將提供類(lèi)似的改進(jìn)尚不確定，但一旦確定了該工藝的設計參數，我們就應該發(fā)現更多信息。IBM和三星的5nm GAAFET設計能夠在50mm²的表面積中擠壓出驚人的300億個(gè)晶體管，基于此，天空似乎確實(shí)是臺積電的極限。